IBM نخستین تراشه 0.7 نانومتری جهان را ساخت؛ پایان محدودیت کوچک‌سازی؟

IBM از فناوری آزمایشی تازه‌ای در صنعت نیمه‌رسانا رونمایی کرده که نامش به‌تنهایی برای جلب توجه کافی است: فرایند ساخت زیر یک نانومتر در کلاس 0.7nm یا 7 آنگستروم.

طبق اعلام IBM، نمونه آزمایشی این شرکت می‌تواند نزدیک به ۱۰۰ میلیارد ترانزیستور را روی تراشه‌ای به‌اندازه ناخن انسان جای دهد. چگالی حاصل تقریباً دو برابر نمونه 2nm است که IBM در سال ۲۰۲۱ معرفی کرد. این شرکت همچنین از حداکثر ۵۰ درصد عملکرد بیشتر یا ۷۰ درصد بهره‌وری انرژی بهتر در مقایسه با فناوری 2nm خود صحبت می‌کند.

راز این پیشرفت صرفاً کوچک‌تر کردن ترانزیستورها نیست. IBM با معماری جدیدی به نام Nanostack، ترانزیستورهای مکمل را به‌جای چیدن در کنار یکدیگر، به‌صورت عمودی روی هم قرار داده است.

اما پیش از آنکه منتظر پردازنده Ryzen یا کارت گرافیک GeForce با فناوری 0.7nm باشیم، باید سه نکته مهم را بدانیم: عدد 0.7nm اندازه واقعی تمام اجزای ترانزیستور نیست، دستاورد IBM هنوز یک فناوری تحقیقاتی است و تولید انبوه آن با چالش‌های فنی و اقتصادی بزرگی روبه‌رو خواهد بود.

IBM دقیقاً چه چیزی ساخته است؟

IBM در ۲۵ ژوئن ۲۰۲۶ از نخستین فناوری ساخت آزمایشی زیر یک نانومتر خود رونمایی کرد. این فناوری در کلاس 0.7 نانومتر یا 7 آنگستروم قرار می‌گیرد و از معماری ترانزیستوری تازه‌ای با نام Nanostack استفاده می‌کند.

این دستاورد فقط یک شبیه‌سازی کامپیوتری یا طرح مفهومی نیست. IBM می‌گوید اجزای اصلی معماری را به‌صورت آزمایشگاهی ساخته و عملکرد آن‌ها را تأیید کرده است. آزمایش‌های شرکت شامل موارد زیر می‌شوند:

• اتصال دو لایه با پیوند دی‌الکتریک بسیار نازک
• ساخت کانال‌های متفاوت در طبقات مجزا
• عملکرد یک مدار CMOS Inverter
• بررسی رفتار سوئیچینگ
• نمایش قابلیت ساخت SRAM متراکم‌تر

عملکرد CMOS Inverter اهمیت ویژه‌ای دارد، زیرا نشان می‌دهد ترانزیستورهای مکمل این ساختار می‌توانند یک عملیات منطقی واقعی انجام دهند. بنابراین با یک تصویر تبلیغاتی صرف روبه‌رو نیستیم.

بااین‌حال، این نمونه یک CPU، GPU یا شتاب‌دهنده هوش مصنوعی آماده فروش نیست. IBM یک مسیر ساخت و معماری ترانزیستوری را نمایش داده که می‌تواند در آینده به پایه فرایندهای تولید تجاری تبدیل شود.

جزئیات رسمی این دستاورد در اطلاعیه IBM درباره فناوری زیر یک نانومتر منتشر شده است.

0.7 نانومتر یعنی چه؟

هر نانومتر برابر با یک میلیاردم متر است. یک آنگستروم نیز معادل یک‌دهم نانومتر است؛ بنابراین:

0.7 nm = 7 Å

اما عبارت «فرایند ساخت 0.7nm» به این معنی نیست که تمام ترانزیستورها، گیت‌ها یا مسیرهای داخل تراشه دقیقاً 0.7 نانومتر هستند.

در دهه‌های گذشته، نام فرایند ساخت می‌توانست به یک ویژگی فیزیکی مشخص مانند طول گیت اشاره کند. با پیچیده‌تر شدن ترانزیستورها، این رابطه مستقیم از بین رفت. نام‌هایی مانند 7nm، 5nm، 3nm و اکنون 0.7nm بیشتر معرف یک نسل فناوری تولید هستند.

این نام‌گذاری می‌تواند مجموعه‌ای از ویژگی‌ها را نمایندگی کند:

• چگالی ترانزیستورها
• عملکرد در ولتاژ مشخص
• مصرف انرژی
• طراحی سلول‌های منطقی
• فناوری ترانزیستور
• فاصله اجزای داخلی
• روش‌های ساخت و اتصال لایه‌ها

خود IBM نیز تصریح کرده است که نام گره‌های امروزی به یک نسل فناوری اشاره می‌کند، نه یک بُعد فیزیکی دقیق. بنابراین تیتر «IBM ترانزیستورهایی با اندازه دقیق 0.7 نانومتر ساخته است» بیان درستی نیست.

دستاورد واقعی این است که IBM مجموعه‌ای از پیشرفت‌های چگالی، عملکرد و بهره‌وری مورد انتظار برای یک گره زیر یک نانومتر را در یک ساختار آزمایشی نشان داده است.

معماری Nanostack چگونه کار می‌کند؟

پردازنده‌ها برای انجام محاسبات از میلیاردها ترانزیستور استفاده می‌کنند. در مدارهای CMOS، دو نوع ترانزیستور مکمل نقش اصلی دارند:

• ترانزیستور نوع N یا NFET
• ترانزیستور نوع P یا PFET

در طراحی‌های متداول، این دو ترانزیستور معمولاً در یک سطح و کنار یکدیگر قرار می‌گیرند. حتی در ترانزیستورهای پیشرفته Nanosheet GAA نیز ساختار داخلی تغییر کرده، اما ترانزیستورهای مکمل همچنان بخش قابل توجهی از فضای افقی تراشه را اشغال می‌کنند.

Nanostack این چیدمان را به ساختاری سه‌بعدی تبدیل می‌کند. IBM ترانزیستورهای نوع N و P را در طبقات جداگانه تولید و سپس آن‌ها را با دقت بسیار بالا روی یکدیگر متصل می‌کند.

به‌صورت ساده می‌توان تفاوت را این‌گونه تصور کرد:

ساختار متداول:
NFET | PFET

ساختار Nanostack:
PFET
────
NFET

وقتی دو جزء مکمل به‌جای قرار گرفتن کنار هم روی هم چیده شوند، سطح افقی کمتری اشغال می‌کنند. این روش امکان افزایش تراکم را بدون اتکای کامل به کوچک‌سازی دوبعدی فراهم می‌کند.

چرا IBM از دو ویفر استفاده کرده است؟

یکی از تفاوت‌های اصلی Nanostack این است که ترانزیستورهای نوع N و P روی دو ویفر جداگانه ساخته می‌شوند.

هر نوع ترانزیستور ویژگی‌ها و نیازهای متفاوتی دارد. وقتی هر دو روی یک ویفر ساخته شوند، مهندسان برای جنس کانال، دما، تنش فیزیکی و مراحل تولید با محدودیت‌هایی روبه‌رو خواهند بود.

ساخت جداگانه اجازه می‌دهد هر طبقه مستقل بهینه شود:

• استفاده از مواد متفاوت برای کانال
• اعمال مهندسی تنش مناسب هر ترانزیستور
• انتخاب هندسه متفاوت
• تنظیم مستقل برای عملکرد یا مصرف کمتر
• کنترل بهتر مراحل ساخت هر لایه

پس از تولید، دو ویفر با استفاده از پیوند دی‌الکتریک فوق‌نازک به یکدیگر متصل می‌شوند. دقت اتصال باید بسیار بالا باشد، زیرا مسیرهای الکتریکی دو طبقه باید با یکدیگر هماهنگ شوند.

این روش آزادی مهندسی بیشتری ایجاد می‌کند، اما هزینه، پیچیدگی و احتمال خطا را نیز بالا می‌برد.

تفاوت Nanostack با Nanosheet چیست؟

Nanosheet یکی از معماری‌های پیشرفته ترانزیستور Gate-All-Around یا GAA است. در این طراحی، گیت از چند طرف کانال را احاطه می‌کند و کنترل دقیق‌تری روی عبور جریان دارد.

Nanostack جایگزین کامل Nanosheet نیست؛ بلکه گام بعدی مبتنی بر آن محسوب می‌شود.

Nanostack از نظر ایده به معماری CFET نزدیک است؛ زیرا در هر دو روش ترانزیستورهای مکمل به‌صورت عمودی ترکیب می‌شوند. تفاوت مهم در روش ساخت IBM و استفاده از دو ویفر جداگانه است.

تقریباً ۱۰۰ میلیارد ترانزیستور روی یک ناخن

IBM می‌گوید نمونه جدید می‌تواند نزدیک به ۱۰۰ میلیارد ترانزیستور را روی سطحی به‌اندازه ناخن انسان جای دهد. این چگالی تقریباً دو برابر نمونه آزمایشی 2nm شرکت در سال ۲۰۲۱ است.

عدد ترانزیستور به‌تنهایی معیار کامل عملکرد نیست. نوع ترانزیستور، طراحی مدار، فرکانس، حافظه، مصرف و معماری محصول نهایی نیز اهمیت دارند. بااین‌حال، چگالی بیشتر امکانات مهمی در اختیار طراحان قرار می‌دهد:

• قراردادن هسته‌های پردازشی بیشتر
• افزایش ظرفیت حافظه کش
• افزودن شتاب‌دهنده‌های تخصصی
• ساخت تراشه کوچک‌تر با عملکرد مشابه
• کاهش فاصله میان واحدهای پردازشی
• افزایش کارایی در فضای فیزیکی ثابت

این مزیت به‌خصوص در شتاب‌دهنده‌های هوش مصنوعی و پردازنده‌های دیتاسنتر اهمیت دارد؛ محصولاتی که برای اجرای مدل‌های بزرگ به محاسبات و حافظه بسیار زیادی نیاز دارند.

ادعای ۵۰ درصد عملکرد بیشتر به چه معناست؟

IBM اعلام کرده فناوری Nanostack در مقایسه با گره 2nm تحقیقاتی این شرکت می‌تواند یکی از دو دستاورد زیر را ارائه کند:

• حداکثر ۵۰ درصد عملکرد بیشتر با توان مشابه
• حداکثر ۷۰ درصد بهره‌وری انرژی بهتر در سطح عملکرد مشخص

این اعداد دو حالت طراحی هستند و نباید با یکدیگر جمع شوند. به بیان دیگر، IBM ادعا نکرده که یک تراشه هم‌زمان دقیقاً ۵۰ درصد سریع‌تر و ۷۰ درصد کم‌مصرف‌تر خواهد بود.

همچنین این ارقام:

• برآوردهای فنی IBM هستند.
• نتیجه آزمایش یک پردازنده تجاری نیستند.
• به طراحی نهایی محصول وابسته خواهند بود.
• هنوز توسط تولید انبوه و محصولات مستقل تأیید نشده‌اند.

اگر فناوری به مرحله تجاری برسد، شرکت‌های طراح تراشه می‌توانند میان عملکرد، مصرف و چگالی تعادل متفاوتی انتخاب کنند. یک پردازنده دیتاسنتر ممکن است عملکرد را در اولویت قرار دهد و یک تراشه موبایل از بهبود بهره‌وری برای افزایش عمر باتری استفاده کند.

پیشرفت ۴۰ درصدی در چگالی SRAM

یکی از مهم‌ترین دستاوردهای Nanostack به حافظه SRAM مربوط می‌شود.

SRAM در بخش‌هایی مانند حافظه کش پردازنده استفاده می‌شود و یکی از اجزایی است که کوچک‌سازی آن در نسل‌های جدید دشوار شده است. در بعضی فرایندهای اخیر، سلول‌های منطقی کوچک‌تر شده‌اند اما SRAM با همان سرعت مقیاس‌پذیر نبوده است.

IBM در پژوهش ارائه‌شده در VLSI 2026 از بهبود ۴۰ درصدی مقیاس‌پذیری SRAM با معماری Nanostack خبر داده است. این عدد به معنای افزایش قطعی ۴۰ درصدی کش تمام پردازنده‌های آینده نیست؛ بلکه نشان می‌دهد می‌توان سلول‌های SRAM را در فضای کمتری جای داد.

این پیشرفت می‌تواند برای کاربردهای زیر مهم باشد:

• حافظه کش بزرگ‌تر پردازنده
• شتاب‌دهنده‌های هوش مصنوعی
• پردازش‌های وابسته به پهنای باند حافظه
• تراشه‌های دیتاسنتر
• پردازش داده نزدیک به واحد محاسباتی

افزایش چگالی SRAM می‌تواند وابستگی به حافظه خارجی را کاهش دهد و داده بیشتری را نزدیک واحدهای پردازشی نگه دارد.

چالش اول؛ اتصال دقیق دو ویفر

قرار دادن دو لایه ترانزیستور روی یکدیگر به هم‌ترازی بسیار دقیقی نیاز دارد. کوچک‌ترین جابه‌جایی می‌تواند ارتباط میان دو طبقه را مختل کند.

هر دو ویفر ممکن است به‌تنهایی سالم باشند، اما نقص در مرحله اتصال می‌تواند کل ساختار را غیرقابل استفاده کند. این موضوع مستقیماً روی Yield یا بازده تولید اثر می‌گذارد.

بازده تولید نشان می‌دهد چه تعداد از تراشه‌های ساخته‌شده روی یک ویفر قابل استفاده هستند. کاهش Yield هزینه هر تراشه سالم را افزایش می‌دهد و می‌تواند تجاری‌سازی فناوری را دشوار کند.

چالش دوم؛ گرما و خنک‌سازی

تراشه‌های سه‌بعدی معمولاً با چالش انتقال حرارت روبه‌رو هستند. در یک ساختار مسطح، ترانزیستورها مسیر نسبتاً مستقیمی برای انتقال گرما به لایه‌های بالایی و سیستم خنک‌کننده دارند.

وقتی یک طبقه فعال زیر یا روی طبقه دیگر قرار بگیرد، بخشی از گرما باید از لایه‌های بیشتری عبور کند. افزایش تراکم نیز می‌تواند توان تولیدشده در هر واحد سطح را بالا ببرد.

مشکلات احتمالی شامل موارد زیر هستند:

• ایجاد نقاط داغ
• تفاوت دمای دو طبقه
• کاهش فرکانس پایدار
• دشوارتر شدن انتقال گرما
• نیاز به طراحی بسته‌بندی پیشرفته‌تر
• محدودیت در تراشه‌های پرمصرف

IBM برای تبدیل Nanostack به یک فناوری تولیدی باید نشان دهد مدیریت حرارت در تراشه‌های بزرگ و پرتوان نیز امکان‌پذیر است.

چالش سوم؛ توان‌رسانی و مسیرهای ارتباطی

هر ترانزیستور به برق و مسیر ارتباطی نیاز دارد. در ساختار سه‌بعدی، رساندن توان و داده به دو طبقه فعال پیچیده‌تر می‌شود.

مهندسان باید مسیرهایی طراحی کنند که:

• فضای زیادی اشغال نکنند.
• مقاومت و اتلاف کمی داشته باشند.
• موجب تداخل سیگنال نشوند.
• گرمای اضافه تولید نکنند.
• فرایند ساخت را بیش از حد پیچیده نکنند.

در تراشه‌های مدرن، محدودیت فقط خود ترانزیستور نیست. سیم‌کشی میان میلیاردها ترانزیستور، انتقال توان و جابه‌جایی داده گاهی چالش بزرگ‌تری از کوچک‌سازی گیت‌ها محسوب می‌شود.

چالش چهارم؛ هزینه تولید

Nanostack به دو ویفر پیشرفته، مراحل نازک‌سازی، اتصال فوق‌دقیق و فرایندهای کنترل کیفیت بیشتری نیاز دارد.

هزینه‌های احتمالی عبارت‌اند از:

• تولید دو لایه فعال
• تجهیزات اتصال ویفر
• مراحل پردازش بیشتر
• کنترل کیفیت پیچیده‌تر
• کاهش احتمالی Yield
• بسته‌بندی و خنک‌سازی پیشرفته

به همین دلیل ممکن است نخستین محصولات مبتنی بر این فناوری، پردازنده‌های ارزان‌قیمت مصرفی نباشند.

شتاب‌دهنده‌های هوش مصنوعی، تجهیزات دیتاسنتر و تراشه‌هایی که قیمت بسیار بالایی دارند، می‌توانند پذیرای هزینه تولید بیشتری باشند؛ البته فقط اگر افزایش عملکرد و بهره‌وری، هزینه اضافی را جبران کند.

آیا IBM برای ساخت آن به High-NA EUV نیاز داشته است؟

براساس تحلیل Tom’s Hardware، نمونه آزمایشی IBM با تجهیزات Low-NA EUV موجود ساخته شده و به High-NA EUV وابسته نبوده است. این موضوع از نظر تحقیقاتی نکته مثبتی محسوب می‌شود، زیرا ابزارهای Low-NA تجربه تولیدی بیشتری دارند.

بااین‌حال، IBM اعلام کرده مرکز تحقیقاتی Albany در آینده میزبان تجهیزات High-NA EUV خواهد بود و این فناوری برای نسل‌های بعدی کوچک‌سازی اهمیت دارد.

High-NA EUV امکان چاپ الگوهای کوچک‌تر و دقیق‌تر را فراهم می‌کند، اما خود این تجهیزات بسیار گران و پیچیده هستند. ترکیب آن‌ها با معماری دوویفری Nanostack ممکن است چالش‌های تازه‌ای در زمینه میدان نوردهی، هم‌ترازی و بازده ایجاد کند.

آیا قانون مور هنوز زنده است؟

قانون مور مشاهده‌ای تاریخی درباره افزایش تعداد ترانزیستورهای تراشه در طول زمان است. کوچک‌سازی دوبعدی برای دهه‌ها موتور اصلی این روند بود، اما اکنون محدودیت‌های فیزیکی و اقتصادی آن جدی‌تر شده‌اند.

Nanostack نشان می‌دهد ادامه افزایش چگالی الزاماً فقط از مسیر کوچک‌تر کردن اجزا نمی‌گذرد. صنعت می‌تواند از روش‌های دیگری استفاده کند:

• چیدن ترانزیستورها روی یکدیگر
• طراحی Chiplet
• بسته‌بندی سه‌بعدی
• حافظه‌های پشته‌ای
• اتصال مستقیم مس‌به‌مس
• استفاده از مواد جدید
• انتقال توان از پشت ویفر
• معماری‌های تخصصی‌تر

بنابراین قانون مور ممکن است در شکل اولیه خود ادامه پیدا نکند، اما هدف آن یعنی افزایش توان محاسباتی در فضای محدود، از طریق معماری‌های سه‌بعدی دنبال می‌شود.

IBM معتقد است Nanostack می‌تواند مسیر مقیاس‌پذیری صنعت را برای حداقل یک دهه دیگر ادامه دهد. این پیش‌بینی هنوز باید در تولید واقعی اثبات شود.

آیا به‌زودی پردازنده 0.7nm وارد بازار می‌شود؟

خیر؛ حداقل نه در آینده بسیار نزدیک.

IBM گفته است نخستین استفاده تولیدی از Nanostack در گره‌های زیر یک نانومتر ممکن است طی پنج سال آینده آغاز شود. این زمان‌بندی یک برآورد است، نه تاریخ قطعی عرضه.

فناوری تحقیقاتی IBM ابتدا باید به یک فرایند تولید کامل تبدیل شود. مراحل احتمالی شامل موارد زیر هستند:

1. تکمیل آزمایش‌های ساخت
2. بهبود هم‌ترازی و اتصال ویفرها
3. افزایش Yield
4. حل مشکلات گرما و توان‌رسانی
5. طراحی کتابخانه سلول‌های استاندارد
6. آماده‌سازی ابزارهای طراحی تراشه
7. همکاری با یک کارخانه تولید انبوه
8. ساخت نمونه محصول
9. آزمایش طولانی‌مدت دوام و پایداری
10. آغاز تولید محدود و سپس تولید گسترده

حتی اگر تولید در حدود سال ۲۰۳۱ آغاز شود، مشخص نیست نخستین محصولات مصرفی چه زمانی وارد بازار خواهند شد.

آیا IBM خودش پردازنده‌های 0.7nm را تولید می‌کند؟

IBM امروزه بیشتر نقش پژوهشی و توسعه فناوری دارد و مانند TSMC یا Samsung Foundry یک کارخانه عمومی بزرگ برای تولید انبوه پردازنده‌های مشتریان اداره نمی‌کند.

فناوری‌های IBM می‌توانند از طریق همکاری یا انتقال دانش وارد فرایندهای تولید شرکت‌های دیگر شوند. نمونه مهم آن، فناوری 2nm شرکت است که Rapidus برای توسعه فرایند تولید خود از آن استفاده می‌کند.

در نتیجه، معرفی Nanostack به این معنی نیست که IBM فردا خط تولید انبوه پردازنده‌های 0.7nm را راه‌اندازی خواهد کرد. احتمالاً یک یا چند شریک تولیدی باید این دستاورد تحقیقاتی را به فرایندی اقتصادی و قابل تکرار تبدیل کنند.

این فناوری ابتدا در چه محصولاتی استفاده خواهد شد؟

اگر Nanostack به تولید تجاری برسد، محتمل‌ترین کاربردهای اولیه آن محصولات گران‌قیمت و تخصصی هستند:

• شتاب‌دهنده‌های هوش مصنوعی
• پردازنده‌های دیتاسنتر
• تراشه‌های محاسبات علمی
• تجهیزات شبکه پرسرعت
• زیرساخت ابری
• سامانه‌های دفاعی یا تحقیقاتی
• پردازنده‌های تخصصی با کش زیاد

محصولات مصرفی مانند لپ‌تاپ، موبایل، CPU دسکتاپ و کارت گرافیک نیز می‌توانند در آینده از ایده‌های این معماری بهره ببرند، اما هزینه و پیچیدگی تولید تعیین می‌کند چه زمانی این اتفاق رخ دهد.

Tom’s Hardware احتمال داده است روش دوویفری IBM در مراحل ابتدایی بیشتر برای تراشه‌های سنگین دیتاسنتر و هوش مصنوعی توجیه داشته باشد تا پردازنده‌های ارزان مصرفی.

تأثیر احتمالی بر هوش مصنوعی

تراشه‌های هوش مصنوعی به تعداد زیادی واحد پردازشی، پهنای باند حافظه بالا و جابه‌جایی سریع داده نیاز دارند. هرچه مدل‌ها بزرگ‌تر می‌شوند، هزینه انتقال داده میان حافظه و واحد محاسباتی اهمیت بیشتری پیدا می‌کند.

Nanostack می‌تواند از چند جهت مفید باشد:

• افزایش تعداد ترانزیستورها در سطح ثابت
• قرار دادن SRAM بیشتر نزدیک هسته‌ها
• کاهش بخشی از رفت‌وآمد به حافظه خارجی
• بهبود عملکرد به ازای هر وات
• ساخت شتاب‌دهنده‌های متراکم‌تر
• امکان بهینه‌سازی مستقل لایه‌ها

بااین‌حال، معماری ترانزیستور تنها بخش مسئله است. حافظه HBM، بسته‌بندی، ارتباط میان تراشه‌ها، نرم‌افزار و سیستم خنک‌کننده نیز نقش اساسی دارند.

تراشه‌ای با ترانزیستورهای متراکم‌تر، بدون معماری و نرم‌افزار مناسب، الزاماً سریع‌ترین شتاب‌دهنده هوش مصنوعی نخواهد بود.

چرا این خبر مهم است؟

اهمیت فناوری IBM فقط در عدد 0.7nm خلاصه نمی‌شود. دستاورد اصلی این است که صنعت نیمه‌رسانا می‌تواند با تغییر جهت از گسترش افقی به چیدمان عمودی، بخشی از محدودیت‌های کوچک‌سازی را پشت سر بگذارد.

سه پیام اصلی این خبر عبارت‌اند از:

1. افزایش چگالی هنوز امکان‌پذیر است، اما روش‌های آن پیچیده‌تر شده‌اند.
2. آینده تراشه‌ها بیش از گذشته سه‌بعدی خواهد بود.
3. بهبود بهره‌وری انرژی احتمالاً به‌اندازه افزایش عملکرد اهمیت دارد.

اگر ادعاهای IBM در تولید انبوه تأیید شوند، Nanostack می‌تواند یکی از پایه‌های پردازنده‌ها و شتاب‌دهنده‌های دهه آینده باشد.

چه چیزهایی هنوز مشخص نیست؟

با وجود نمایش موفقیت‌آمیز فناوری، چند سؤال مهم بدون پاسخ باقی مانده‌اند:

• هزینه واقعی تولید هر ویفر چقدر است؟
• بازده اتصال دو ویفر در مقیاس بزرگ چقدر خواهد بود؟
• تراشه‌های بزرگ چگونه خنک می‌شوند؟
• کدام کارخانه این فناوری را تجاری خواهد کرد؟
• ابزارهای طراحی Nanostack چه زمانی آماده می‌شوند؟
• نخستین محصول واقعی چه خواهد بود؟
• اعداد عملکرد در یک تراشه تجاری نیز تکرار می‌شوند؟
• آیا روش دوویفری از CFETهای یکپارچه اقتصادی‌تر خواهد بود؟
• دوام اتصال لایه‌ها در استفاده طولانی‌مدت چگونه است؟

تا زمان پاسخ به این سؤالات، Nanostack را باید یک دستاورد تحقیقاتی مهم دانست، نه یک انقلاب تجاری تکمیل‌شده.

جمع‌بندی؛ انقلاب 0.7nm آغاز شده است؟

IBM با فناوری 0.7nm و معماری Nanostack یک مسیر معتبر برای ادامه افزایش چگالی تراشه‌ها نشان داده است. نزدیک به ۱۰۰ میلیارد ترانزیستور، چگالی تقریباً دو برابر فناوری 2nm و پیشرفت ۴۰ درصدی SRAM اعداد مهمی هستند.

اما جذاب‌ترین بخش Nanostack، عدد 0.7 نیست. نوآوری اصلی، تغییر نحوه چیدمان ترانزیستورهاست: ساخت NFET و PFET روی دو ویفر جداگانه، بهینه‌سازی مستقل آن‌ها و اتصال عمودی دو طبقه.

در مقابل، همین ساختار چالش‌هایی جدی ایجاد می‌کند. هم‌ترازی دو ویفر، بازده اتصال، انتقال گرما، توان‌رسانی، سیم‌کشی و هزینه تولید می‌توانند میان یک نمونه آزمایشگاهی و یک محصول موفق فاصله بزرگی به وجود آورند.

بنابراین پاسخ نهایی چنین است:

• بله، IBM یک فناوری آزمایشی واقعی در کلاس زیر یک نانومتر نمایش داده است.
• خیر، تمام اجزای ترانزیستور دقیقاً 0.7 نانومتر نیستند.
• خیر، هنوز یک CPU یا GPU تجاری 0.7nm ساخته نشده است.
• بله، Nanostack می‌تواند مسیر مهمی برای تراشه‌های دهه آینده باشد.
• ورود احتمالی آن به تولید، طبق برآورد IBM، زودتر از چند سال آینده نخواهد بود.

IBM دیوار یک نانومتر را با کوچک‌سازی ساده نشکسته؛ راهی پیدا کرده تا بخشی از تراشه را روی بخش دیگر بنا کند. آینده پردازنده‌ها شاید فقط کوچک‌تر نباشد؛ احتمالاً بلندتر و سه‌بعدی‌تر خواهد بود.

سؤالات رایج

آیا IBM واقعاً ترانزیستور 0.7 نانومتری ساخته است؟

IBM یک فناوری ساخت آزمایشی در کلاس 0.7nm معرفی کرده است. عدد 0.7nm نام نسل فناوری است و اندازه دقیق تمام اجزای ترانزیستور را نشان نمی‌دهد.

7 آنگستروم چند نانومتر است؟

هر آنگستروم برابر با 0.1 نانومتر است؛ بنابراین 7 آنگستروم معادل 0.7 نانومتر است.

Nanostack چیست؟

Nanostack معماری سه‌بعدی IBM برای قراردادن ترانزیستورهای مکمل نوع N و P در طبقات عمودی است. این ترانزیستورها روی ویفرهای جداگانه ساخته و سپس به یکدیگر متصل می‌شوند.

آیا IBM پردازنده 0.7nm عرضه کرده است؟

خیر. محصول معرفی‌شده یک نمونه و فناوری تحقیقاتی است و CPU یا GPU آماده فروش محسوب نمی‌شود.

تراشه 0.7nm چه زمانی وارد بازار می‌شود؟

IBM احتمال داده است این فناوری طی پنج سال آینده به مرحله تولید نزدیک شود، اما تاریخ قطعی، شریک تولیدی و محصول مشخصی اعلام نشده است.

آیا Nanostack باعث ۷۰ درصد کاهش مصرف می‌شود؟

IBM از حداکثر ۷۰ درصد بهره‌وری انرژی بهتر نسبت به فناوری تحقیقاتی 2nm خود صحبت می‌کند. نتیجه محصول نهایی به طراحی و شرایط استفاده وابسته خواهد بود.

چرا دو ویفر روی هم قرار می‌گیرند؟

ساخت جداگانه NFET و PFET به مهندسان اجازه می‌دهد هر نوع ترانزیستور را مستقل بهینه کنند. سپس قرار دادن آن‌ها روی یکدیگر، سطح افقی مورد نیاز را کاهش می‌دهد.

آیا این فناوری وارد پردازنده‌های گیمینگ می‌شود؟

در بلندمدت ممکن است بعضی ایده‌های آن وارد پردازنده‌های مصرفی شوند، اما محصولات گران‌قیمت دیتاسنتر و هوش مصنوعی نامزدهای محتمل‌تری برای استفاده اولیه هستند.

منابع

تاریخ دسترسی: ۲۲ تیر ۱۴۰۵ / ۱۳ ژوئیه ۲۰۲۶

• اطلاعیه رسمی فناوری 0.7nm شرکت IBM
  پشتیبان زمان معرفی، معماری Nanostack، تعداد ترانزیستور، ادعاهای عملکرد، SRAM و افق تولید.
• تحلیل فنی Tom’s Hardware
  پشتیبان توضیح دو ویفر، NFET و PFET، چالش‌های اتصال، گرما، هزینه، Yield و تولید تجاری.
• گزارش TweakTown درباره Nanostack
  پشتیبان توضیح عمومی فناوری، چگالی، SRAM و تفاوت عدد گره با اندازه فیزیکی.
• مقاله فنی IBM با عنوان NanoStack Transistor Architecture for CMOS 7A Node and Beyond
  مرجع فنی معرفی‌شده در اطلاعیه IBM برای معماری Nanostack و گره 7A.
• پژوهش Area and Performance of Staggered-Channel Nanostack SRAM Bitcells در VLSI 2026
  مرجع اعلام‌شده IBM برای نتایج مقیاس‌پذیری SRAM.